工(gong)控(kong)電路(lu)(lu)(lu)板(ban)(ban)是指(zhi)工(gong)業控(kong)制所專用的(de)或通(tong)用的(de)電路(lu)(lu)(lu)板(ban)(ban)，一般的(de)工(gong)控(kong)電路(lu)(lu)(lu)板(ban)(ban)底層的(de)電路(lu)(lu)(lu)都是做(zuo)好了的(de)，預留(liu)有IO，買(mai)了工(gong)控(kong)電路(lu)(lu)(lu)板(ban)(ban)后，在電路(lu)(lu)(lu)板(ban)(ban)上預留(liu)的(de)輸入輸出口接上用戶(hu)自己的(de)器(qi)件，比如電機，電磁(ci)閥(fa)，傳感器(qi)從而(er)完(wan)成自己想要(yao)完(wan)成的(de)功能 。

工控電路板的工作原理如下：

在(zai)電(dian)(dian)路板下面，是錯落有致的電(dian)(dian)路布線;在(zai)上面，則為棱角分明的各個核心部(bu)件：插槽(cao)、芯片、電(dian)(dian)阻(zu)、電(dian)(dian)容(rong)等。

當主(zhu)機加(jia)電時，電流會(hui)在(zai)瞬(shun)間通過(guo)CPU、南(nan)北橋(qiao)芯片、內存插槽(cao)、AGP插槽(cao)、PCI插槽(cao)、IDE接(jie)口以及主(zhu)板(ban)邊緣的(de)串(chuan)口、并口、PS/2接(jie)口等。隨后，主(zhu)板(ban)會(hui)根據BIOS(基本輸入輸出系統)來(lai)識別硬件，并進(jin)入操作系統發揮出支撐系統平臺工作的(de)功能。

工控主板的(de)(de)特點：將(jiang)不同電壓(ya)的(de)(de)用電器(qi)連接(jie)在一(yi)起(qi)，并(bing)提供相(xiang)(xiang)應的(de)(de)電源;將(jiang)不同功(gong)能(neng)的(de)(de)用電器(qi)連接(jie)在一(yi)起(qi)，使它們相(xiang)(xiang)互傳遞信息;接(jie)收外來(lai)數據(ju)，并(bing)給其它設備處理;將(jiang)內(nei)部設備處理的(de)(de)數據(ju)集中(zhong)，并(bing)傳遞給外界;平衡(heng)電腦中(zhong)的(de)(de)數據(ju)、能(neng)源、速度(du)、溫(wen)度(du)、電流等。

然而在工控電路板設計過程中，有幾個常見的誤區：

誤(wu)區一(yi)：這板子(zi)的PCB設計要求不高，就(jiu)用細一(yi)點的線，自動布吧(ba)

解讀：自(zi)動布線必然要(yao)占用(yong)更大(da)的(de)(de)PCB面積，同時(shi)產生(sheng)比手動布線多(duo)好(hao)多(duo)倍的(de)(de)過(guo)孔，在批量很大(da)的(de)(de)產品中，PCB廠家降價所考慮的(de)(de)因素除了商務(wu)因素外，就是線寬和(he)過(guo)孔數量，它(ta)們(men)分別影響到PCB的(de)(de)成品率和(he)鉆(zhan)頭的(de)(de)消(xiao)耗數量，節約了供應商的(de)(de)成本，也就給降價找到了理由。

誤區二：這些總線(xian)信號都(dou)用電(dian)阻拉一下，感(gan)覺放(fang)心些。

解讀：電路設計的14個誤區解讀：信號需(xu)要上下拉的原因很多，但也(ye)不是(shi)個(ge)(ge)個(ge)(ge)都要拉(la)。上下(xia)拉(la)電阻拉(la)一個(ge)(ge)單純的輸入信(xin)號，電流也(ye)就幾(ji)(ji)十微安(an)以下(xia)，但拉(la)一個(ge)(ge)被驅動了(le)的信(xin)號，其電流將達毫安(an)級，現在的系統常常是(shi)地址數據各32位，可能(neng)還(huan)有(you)244/245隔離(li)后的總線及(ji)其它信(xin)號，都上拉(la)的話，幾(ji)(ji)瓦(wa)的功耗就耗在這些電阻上了(le)。

誤區三：CPU和FPGA的(de)這些(xie)不用的(de)I/O口怎么處(chu)理(li)呢?先讓它空著吧，以后再說。

解讀：不用的(de)I/O口如果懸空的(de)話，受外界的(de)一點(dian)(dian)點(dian)(dian)干(gan)擾就可能成(cheng)為反復(fu)振蕩的(de)輸(shu)入信號了，而MOS器件的(de)功(gong)耗(hao)基本取決于門電路(lu)的(de)翻轉次數。如果把它(ta)上拉(la)的(de)話，每個引(yin)腳也會有微安(an)級(ji)的(de)電流，所以最(zui)好的(de)辦法是設成(cheng)輸(shu)出(當然外面(mian)不能接其它(ta)有驅(qu)動的(de)信號)

現象四：這款FPGA還剩(sheng)這么(me)多門用(yong)不完(wan)，可盡情發(fa)揮吧

解讀(du)：FGPA的(de)功耗(hao)與被(bei)使用的(de)觸發(fa)器數量及(ji)其翻轉次數成(cheng)正比，所(suo)以(yi)同一型號的(de)FPGA在不(bu)同電(dian)路不(bu)同時刻的(de)功耗(hao)可能相差100倍。盡量減少高速翻轉的(de)觸發(fa)器數量是降低FPGA功耗(hao)的(de)根本方法。

誤區五：這些小芯(xin)片的功(gong)耗(hao)都很(hen)低(di)，不(bu)用考(kao)慮

解讀：對于內部不(bu)太復雜的芯片(pian)功耗是(shi)(shi)很難確(que)定的，它主要由引腳(jiao)上(shang)的電(dian)流(liu)確(que)定，一(yi)個ABT16244，沒有(you)負(fu)載(zai)的話耗電(dian)大概不(bu)到1毫(hao)安，但(dan)它的指標是(shi)(shi)每個腳(jiao)可驅動60毫(hao)安的負(fu)載(zai)(如(ru)匹配幾十歐姆的電(dian)阻(zu))，即滿(man)負(fu)荷的功耗最大可達60*16=960mA，當然(ran)只是(shi)(shi)電(dian)源電(dian)流(liu)這么(me)大，熱量(liang)都落(luo)到負(fu)載(zai)身上(shang)了。

誤區六(liu)：存儲器有這么多(duo)(duo)控制信號(hao)，我這塊(kuai)板子只需要(yao)用(yong)OE和WE信號(hao)就可以了，片選就接(jie)地吧(ba)，這樣讀操(cao)作(zuo)時(shi)數(shu)據(ju)出(chu)來(lai)得快多(duo)(duo)了。

解(jie)讀：大部分存儲器的功耗在(zai)片(pian)選有(you)效(xiao)時(不(bu)論OE和WE如何)將比片(pian)選無(wu)效(xiao)時大100倍以上，所以應盡可能使用CS來(lai)控(kong)制芯片(pian)，并(bing)且在(zai)滿足其它要求的情況(kuang)下盡可能縮短片(pian)選脈(mo)沖的寬度。

解讀：硬件(jian)只是(shi)搭個舞臺，唱戲(xi)的卻是(shi)軟件(jian)，總線上(shang)(shang)幾乎(hu)每一(yi)個芯片的訪問、每一(yi)個信號(hao)的翻轉差(cha)不多都由軟件(jian)控制的，如果(guo)軟件(jian)能減少外存的訪問次數(多使用寄存器(qi)變量、多使用內(nei)部(bu)CACHE等)、及(ji)時響(xiang)應中斷(中斷往往是(shi)低(di)電平有(you)效并帶有(you)上(shang)(shang)拉電阻)及(ji)其它爭對具體(ti)單(dan)板的特定措(cuo)施都將對降低(di)功耗作(zuo)出很大的貢(gong)獻。